ＳＳＤメモリに関する革新的新技術３件を同時期開発に成功 寿命１０倍化、世界最高速（毎秒７ギガビット）、０.５２Ｗ給電
JST 課題解決型基礎研究の一環として、東京大学 大学院工学系研究科の竹内 健 准教授、慶應義塾大学 理工学部の黒田 忠広 教授と石黒 仁揮（イシクロ ヒロキ） 准教授らの研究チームは、非接触型のソリッド・ステート・ドライブ（SSD）メモリの研究開発において、SSDメモリのキー技術である1）高信頼メモリシステム、2）ワイヤレス通信システム、3）ワイヤレス給電システムの最先端研究を進めていますが、今回以下3件の革新的技術を同時期に開発することに世界で初めて成功しました。
今回の発表では、1）フラッシュ・メモリの寿命を10倍のばすことができる誤り訂正回路を世界で初めて開発しました。また、2）メモリモジュールを回路基板に載せるだけでプロセッサと双方向通信できる世界最高速（1ピン当たり毎秒7ギガビット）の非接触バスシステムを開発し、3）最大0.52Wの電力を数マイクロ秒の応答速度（従来比2桁高速化）で伝送できる非接触給電システムの新技術を開発しました。
これら研究成果の技術統合により、128ギガビット以上の大容量ワイヤレスSSDメモリ製作が可能となり、データセンターでは従来のハードディスクからSSDメモリへの置き換えにより処理速度の10倍高速化、消費電力半減化が可能なほか、世界市場1兆円規模のメモリモジュールビジネスに大きな経済効果をもたらす可能性があります。また将来、小型バッテリーフリーの大容量メモリカードを実現する際にも鍵となる革新技術として期待されます。
本研究成果は、2012年2月19日から23日（米国西部時間）に米国・サンフランシスコで開催される「国際固体素子回路会議（ISSCC 2012）」で発表されます。
本学会は固体素子回路分野では世界的研究のオリンピックと称される権威ある学会であり、同チームから今年同時3件の論文が採択されたことは快挙となります。
論文情報（ISSCC2012にて発表）
S. Tanakamaru, Y. Yanagihara, K. Takeuchi,
“Over 10-times Extended Lifetime, 76% Reduced Error Solid-State Drives (SSDs) with Error Prediction LDPC Architecture and Error Recovery Scheme,”
同グループ他大学の論文
W-J. Yun, S. Nakano, W. Mizuhara, A. Ko (Keio University),
“A 7Gb/s/Link Non-Contact Memory Module for Multi-Drop Bus System Using Energy-Equipartitioned Coupled Transmission Line”
R. Shinoda, K. Tomita, Y. Hasegawa, H. Ishikuro (Keio University),
“Voltage-Boosting Wireless Power Delivery System With Fast Load Tracker by ΔΣ-Modulated Sub-Harmonic Resonant Switching”
