このページのトップです。
東京大学ホーム > 広報・情報公開 > 記者発表 > 研究成果発表一覧 > 製造後における電子局在注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上
space

広報

記者発表一覧

製造後における電子局在注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上

平成22年6月9日
東京大学生産技術研究所
東京大学大学院工学系研究科

発表者:
 竹内 健  准教授 東京大学大学院工学系研究科電気系工学専攻
 宮地 幸祐 特任助教 東京大学生産技術研究所

発表概要:
  0.5VでのSRAM 動作に向けた低コスト技術の開発に成功した。0.5V動作の集積回路では消費電力を従来の約10分の1まで抑制できる可能性があるため、地球環境にやさしい低消費電力PC、モバイル端末機器といったグリーンITテクノロジーを実現することができる。

発表内容:
 新エネルギー・産業技術総合開発機構(NEDO)の委託事業である極低電力回路・システム開発(グリーンITプロジェクト)において東京大学大学院工学系研究科 竹内健准教授のグループは半導体理工学センター(STARC)と共同でPCや携帯電話などに使われる集積回路の0.5V動作に向けた低コストSRAM技術を開発した。
 図1に示すように、低電圧動作SRAM(注1)セルにおいてデータの入出力を行うパスゲートトランジスタ(注2)は、データを読み出す際に流せる電流を少なくする必要があるが、書き込む際は多くする必要があるという矛盾した要求を突きつけられている。この矛盾を解決しようとするとパスゲートトランジスタを非対称にする必要があるが、従来の解決方法では追加の不純物導入工程により製造コストが上がってしまう。そこで、図2に示すように本技術では製造工程後にパスゲートトランジスタの絶縁膜中に局所的に電子を注入することでパスゲートトランジスタを非対称にし、この問題を解決した。電子注入は特定の電圧を製造工程後に全てのSRAMに同時に与えるだけという簡単なもので、高価な製造工程の追加が不要である。さらに本技術は製造工程でトランジスタの特性がばらつくためにSRAMセルの安定性のバランスが崩れる問題もこの電子注入により自己修復させることが可能である。図3に示すように左右あるパスゲートトランジスタのどちらか一方にセルのバランスを修復するように自動的に電子が注入される。本技術によりSRAMの動作マージン(注3)が70%改善し、0.5Vという極低電圧動作が視野に入ってきた。動作電圧が0.5Vになれば現在の集積回路の消費電力を10分の1に削減できる可能性が出てくるが今まで低コストで0.5V動作するSRAMを実現するのが困難だった。本技術によって地球環境にやさしいグリーンITテクノロジーの実現に一歩近づいた。
 この成果は、2010 年6 月16 日に米国で開催されるVLSIシンポジウム(Symposium on VLSI Circuits)で発表される。

注意事項:
 2010年6月16日ホノルルにて開催されるVLSIシンポジウム(Symposium on VLSI Circuits)(米国ハワイ時間6月16日14時45分から15時10分)にて発表されるため、公表は日本時間6月17日10時10分以降でお願いします。

問い合わせ先:
 東京大学生産技術研究所
 特任助教 宮地 幸祐

 東京大学大学院工学系研究科電気系工学専攻
 准教授 竹内 健

用語解説:
注1 SRAM(Static Random Access Memory):
   集積回路中で一般的に使われる記憶素子
注2 パスゲートトランジスタ:
   SRAMセルにデータを入出力する役割を担うトランジスタ
注3 SRAMの動作マージン:
   SRAMが正常に動作するために必要な電圧の余裕(多いほど良い)

   図はこちら(PDF)
 
space