シリコンの限界を超えるCMOSトランジスタの基本技術が完成～III-V族半導体を用いた極薄チャネルの形成、メタルソース/ドレイン形成、高移動度化を実証～研究成果

国立大学法人 東京大学　
独立行政法人 産業技術総合研究所　

1．タイトル：
「シリコンの限界を超えるCMOSトランジスタの基本技術が完成」
～III-V族半導体を用いた極薄チャネルの形成、メタルソース/ドレイン形成、高移動度化を実証～

2．発表概要：
　III-V族化合物半導体の高い移動度を利用した次世代CMOSトランジスタを実用化するための3つの基本技術である極薄チャネルの形成、メタルソース/ドレイン（S/D）接合の形成、および電子移動度の向上に世界で初めて成功しました。これにより、従来のシリコン（Si）トランジスタの限界を超える高移動度CMOSトランジスタの実現が期待されます。
　国立大学法人 東京大学【総長 濱田 純一】(以下、「東京大学」という)、独立行政法人 産業技術総合研究所【理事長 野間口 有】（以下、「産総研」という）、住友化学株式会社【代表取締役社長 廣瀨 博】（以下、「住友化学」という）、独立行政法人 物質・材料研究機構【理事長 潮田 資勝】(以下、「物材機構」という)は、シリコンプラットフォーム上III-V 族半導体チャネルトランジスタ技術の開発に関する共同研究を行っています。今回、東京大学のデバイス作製技術、産総研の絶縁膜形成技術、住友化学の結晶成長技術というそれぞれの強みを生かし、III-V MOSFET実用化に向けた3つの基本技術、極薄チャネル形成技術、メタルS/D形成技術、高移動度界面制御技術を開発しました。
この成果の詳細は、最先端のデバイス技術が報告される”2010 International Electron Device Meeting” (IEDM 2010) (2010年12月6日～8日、San Francisco)において、3件の論文として発表され、中でも、極薄チャネルIII-V MOSFETの開発に関する論文は、当該会議のハイライトペーパーの中の1件に選出されました。
　本研究は、平成19年度から開始された、独立行政法人 新エネルギー・産業技術総合開発機構（NEDO）プロジェクト「ナノエレクトロニクス半導体新材料・新構造ナノ電子デバイス技術開発」 (シリコンプラットフォーム上III-V族半導体チャネルトランジスタ技術の研究開発) の委託を受けて行ったものです。

※詳細はリリース文書をご覧下さい